

MEMORY SYSTEM WITH COMMUNICATION FUNCTION

Patent Number: JP6103243
Publication date: 1994-04-15
Inventor(s): HIRATA TETSUHIKO; others: 03
Applicant(s):: HITACHI LTD
Requested Patent: □ JP6103243
Application Number: JP19920252374 19920922
Priority Number(s):
IPC Classification: G06F15/16 ; G06F13/00
EC Classification:
Equivalents:

Abstract

PURPOSE:To provide a memory system with a communication function as an attaining means for a distributed shared memory to be one of approaches to a distributed processing system.
CONSTITUTION:Computer hardware constitution connecting a main processor 101, a main memory 102, various I/O devices 103, and a ROM 104 to a system bus is provided with a port controller 108 for controlling access competition between data reading/writing from the system bus 105 and that from a protocol LSI 106 and a signal line 111 for branching an address line in the system bus 105 and inputting the branched line to the LSI 106. Thereby, the transmission/ reception of I/O data to/from a network 107 can be efficiently executed and the load of the network 107 can be reduced.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-103243

(43)公開日 平成6年(1994)4月15日

(51)Int.Cl.⁵

G 0 6 F 15/16
13/00

識別記号 3 2 0 A 8840-5L
3 5 5 7368-5B

F I

技術表示箇所

審査請求 未請求 請求項の数 9(全 9 頁)

(21)出願番号 特願平4-252374

(22)出願日 平成4年(1992)9月22日

(71)出願人 000005108

株式会社日立製作所
東京都千代田区神田駿河台四丁目6番地

(72)発明者 平田 哲彦

神奈川県川崎市麻生区王禅寺1099番地株式
会社日立製作所システム開発研究所内

(72)発明者 横山 達也

神奈川県川崎市麻生区王禅寺1099番地株式
会社日立製作所システム開発研究所内

(72)発明者 水谷 美加

神奈川県川崎市麻生区王禅寺1099番地株式
会社日立製作所システム開発研究所内

(74)代理人 弁理士 薄田 利幸

最終頁に続く

(54)【発明の名称】通信機能付きメモリシステム


(57)【要約】

【目的】分散処理システムへのアプローチの一つである分散共有メモリの実現手段として通信機能付きメモリシステムを提供する。

【構成】主プロセッサ101、主メモリ102、各種I/O103、ROM104がシステムバス105に接続されている計算機ハーバード構成において、システムバス105から主メモリ102へデータ交換する、データ出力LSI1106が内蔵されたデータバス接合部構造があり、システムバス105、データバス105上にトランジスタ線が分岐されて出力部LSI1106に入力する信号線111を設ける。

【効果】I/O上にデータを出力するデータバス接合部構造を適用すれば、データバスの負荷が軽減される。

図1



【特許請求の範囲】

【請求項1】主プロセッサ、主メモリ及び各種I/Oがシステムバスを介して接続されている計算機において、伝送路アクセス制御を実行するオートワイヤ制御部、通信プロトコル処理を実行するニアプロセッサ、該ニアプロセッサのファームウェアを格納するプロセラムメモリから成るプロトコル処理回路を、ポートコントローラを介して前記主メモリに直接接続して通信機能付きメモリとしたことを特徴とする計算機。

【諸求項2】請求項1記載の計算機において、前記システムバスのアドレス線から前記主メモリへの信号線を分歧させて前記プロトコル処理回路に入力する信号線を設け、
前記ポートコントローラは、前記システムバスからのデータリードライトと、前記プロトコル処理回路からのデータリードライトのアクセス競合制御を行うよう構成したことを特徴とする計算機。

【請求項3】請求項1記載の計算機において、前記通信プロトコル処理回路をインターネットワーク環境への計算機接続には欠かせない標準プロトコルによるプロトコルLSIとしたことを特徴とする通信機能付きモジュールを備えた計算機。

【請求項4】三マニピュレーター、主、副、及び各種ドリルアームなどを介して接続された計算機における、モリスアロウをもつて、

伝送路でのセグメント制御を実行するオートマティック制御部と、通信プロトコル処理を実行するコンピュータ部と、データ出力部、データ入力部からなる通信プロトコル処理回路を備え、

前記計算機の主モードが共有アドレスエリザベス・カレルエリザベスからなし、前記共有アドレスエリザベスに通信制御用のパケットを有することを特徴とする通信機能付きモードを有する。

【語文課6】 本課的內容是：「說說你所知道的植物」。學生在課前要到處去尋找植物，並把所見的植物的樣子畫出來，然後在課堂上說說自己所知道的植物，並說說它們的特點。

理回路が前記主メモリに接続され、さらに前プロトコル処理回路に接続されるネットワーク伝送路を無線化することを特徴とする携帯端末。

【請求項7】主プロセッサ、主メモリ及び各種I/Oカードを接続するネットワーク制御部と、通信バスをコントローラーとして実行するネットワーク制御部と、コントローラーが接続するシステム下を格納するプロセシングモジュールからなるプロトコル処理回路が前記主メモリに直接接続された計算機によるオートマティック接続方法において、

10 るオーバーライド送信方法において、
前記主プロセッサが前記各種 I/O のから前記主、モード
データを読み出し、前記プロトコル処理回路がオーバーラ
イドの前記データを送信する、ことを特徴とするオーバー
ライド送信方法。

【諸表項8】請求項7記載のネットワークが受信方法において、前記主メモリがローカルエリア及び共有メモリにてを有し、前記主メモリへのライトが発生したとき、前記プロトコル処理回路がライト信号をキャッチし、前記主メモリのいすれかのエントリーへの書き込みが判別し、前記共有メモリ上にヘッカ書き込みの場合、前記ヘッカを書き込み、前記プロトコル処理回路で送信のためつづけにトコル処理を行った後、前記ネットワークに向い送信する、これを特徴とするネットワークが受信方法。

【請求項9】請求項8記載のキャッシュカード送受信方法において、前記主モードへデータが登録されたとき、前記プロトコル処理回路がリード信号をキャッシュ）、前記共有モードに接続されたデータには、モードデータが有効か無効か判別し、無効の場合には最新データを送信し前記共有モードにて書き込む、ことを特徴とするキャッシュカード送受信方法。

【樂器の譜番古説明】

$$\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$$

【商業上利用分野】本発明は、情報通信技術の開発によるシステムに関する、特に一般的なネットワーク環境におけるデータ共有技術を実現するシステムに関する。

() () \leq

【結果と技術】現在、一般的な分散処理は、データベース上の分散と複数のプロセッサー間の分散である。前者は、各々独立して空間を離れて、それが、IPC (Interprocess Communication)、RPC (Remote Procedure Call) で、後者は、最初は、物理的に近いが、最終的には、物理的に離れたところにある。IPC は以下二種類がある。

【0003】 a) EPC希望用其名下主体的声誉，
对客户进行欺诈。如果客户发现被骗，EPC
将无法获得赔偿。

【0004】由RPC的参数和返回值类型，以及方法名，可以推断出RPC方法的参数和返回值类型。如果方法名是`get`，那么参数应该是键，返回值应该是值；如果方法名是`set`，那么参数应该是键值对；如果方法名是`remove`，那么参数应该是键。

3

【0005】これに対し、ネットワーク上の複数プロセッサによって論理的にメモリ空間を共有する分散共有メモリのアプローチがある。

【0006】分散共有メモリには、メモリ転写のように通信制御装置上のある限られたアドレス空間のデータについて、周期的にコードキャストすることにより常に一致化を図るうつすもの、あるいはMemoryのようないづれトヨリレスにすることにより通信制御装置を廃止してネットワークをメモリに直接接続しようとするものがある。

【0007】なお、このような分散共有メモリの実現方法に関しては、例えば

An Analysis of Memnet: An Experiment in High-Speed Shared-Memory Local Networking, Gary S. Delp
他, Proc. of SIGCOM'88, pp165-174

において論じられていく。

[0 0 0 8]

【発明が解決しようとする課題】上記公知例の技術は、RPC等を用いたメッセージキャッシングでは、自ノード内のコードについても通信が発生し、コードリディのバージョンが適切でない場合、分散共有メモリではキャッシュングによりロードリディのマッピングを活かせることに着目したものです。しかししながら実技術には以下に述べるような問題点があります。

[0 0 0 9] a) 8 25 重写

通信制御装置上に共有、モード毎に固定エンドが選択され、他よりモードの選択はモードオン・オフとなること。一定周期で常に情報をデータ化やキャストして内容の一貫性を保っているので出力が大きくとれること（限られず時間内に送れる程度の情報量にしなければならない）。ネットワークの負荷が常に発生することなど。

[0010] b) Memnet

アプロトコルフレームワークインターフェースを簡素化する目的で、ある種のヘテロジニティ（heterogeneous）環境、あるいはアプロトコル制御の仕組が大きいインフラ構成のための環境では使用出来ない。

【0041】本發明涉及的注、卸料軸承有不要潤滑脂，或少，或無，或負荷小，或不分散其有潤滑脂，但要潤滑脂的次數，並提供技術，以此為本。

【0012】本發明的目的，在於提供一個能將來信封的郵件，更換成郵件的郵局。

【0013】不均一性證明 (Heterogeneity proof) 不均一性 (heterogeneous) 異質性 (heterogeneity) 是指在一個系統中存在著不同種類的物質。

[0 0 1 1]

【理解的解說】「是」和「否」上，用簡單的義理說明一下。在公司裡，如果某個部門長了許多薪水，這時我們會說：「他薪水高」，或者「他的薪資高」，這就是所謂的「理解的解說」。

4

し、主メモリへのリード・ライトをプロトコルLSIを通したネットワークアクセスに運動させるものである。主メモリにプロトコルLSIを接続するため、計算機システムは側からのアクセスと、プロトコルLSIからのアクセスの競合を解決するポートコンローラ、およびアドレス情報を分岐させたプロトコルLSIに接続する信号線を設ける。なお、主メモリと通信制御機能を共にLSI化してもよい。プロトコルLSIの主メモリへの接続により、主メモリを通信制御装置とメモリ上のみなすことができる。

【0015】さもなくば上記の目的のために、プロトコルLSIの標準プロトコルをインプリメントする。

[0 0 1 6]

【作用】通信制御処理をLSI化したプロトコルLSIを主メモリに直接接続して、主メモリへのリードデータをプロトコルLSIを通じたオットマークデータに運動させるためには、主メモリへのREAD・WRITE信号をキャッチすることが必要になる。このために、計算機システムバスのアドレス線をポートコントローラのみでなく、プロトコルLSIに分歧させて入力することにより、プロトコルLSIは主メモリへのリードデータをキャッチし、オットマークデータ要求送出時に送出に備えることが出来る。具体的には、データの場合はWRITE信号をキャッチすると、それが共有データマスク線からの書き込みがローカルマスクへ書き込まれたか判別し、共有データマスク書き込みの場合には主メモリデータに送信プロトコル処理を施す。データ書き込みポートに向かって送信する。リードの場合にはREAD信号をキャッチするとそれが共有データマスクからの読みだしがローカルエンドからの読みだしが判別し、ローカルエンドからの場合はその主メモリポートオットマークマスクの処理を終了。共有メモリの場合は、そのデータが有効であるか（うどんが生れ）、有効でない場合は最新データを保持せずエンドレスループにて最新データの送信要求を決める。その後、既存メモリデータを送信し、共有メモリバス側へ格納する。

[()] \div

【集施例】以下，本系例之集施例在图前部数据上标注了“**已接替**”。

[0.048] \approx 1.02 PLS 110.6%
 1.03 110.6% 1.03 110.6% 1.03 110.6%

5

105からの情報と、ネットワーク107からの情報がアクセス競合した場合の制御を実行する。111は、主プロセッサ101の主メモリ102へのリード、ライト信号をPLSIにも伝えるための制御線である。112は主メモリ内に設けられた通信制御用バス、アダマメモリである。このような構成により、主メモリ102からネットワーク107へ直稼主メモリ上の情報を一タを迂回送信する。ここでいう直接とは、例えば一タ送信の場合、システムバス105を介して主メモリ102から通信用バス104にデータを書き込み、その後ネットワーク伝送路107へデータを送出するのではなく、ネットワーク伝送路107に向けて主メモリ102が開かれているとした意味である。

【0019】図2は本発明による情報通信ネットワークシステムの構成例を示す図である。この情報通信ネットワークシステムは、主プロセッサ101A、主メモリ102A、PLS1106A、ディスク301からなるエンクロージャ100Aと、主プロセッサ101B、主メモリ102B、PLS1106Bからなるエンクロージャ100Bと、主プロセッサ101C、主メモリ102C、PLS1106Cからなるエンクロージャ100Cと、主プロセッサ101D、主メモリ102D、PLS1106Dからなるエンクロージャ100Dとが、ネットワーク107に接続されたものである。このような情報通信ネットワークシステムの使い方について見てみよう。分散共有、共有とは、複数プロセッサ(101A～101D)が持つ資源(主メモリ(102A～102D)上に共有するデータ等)を同一箇所で複数のプロセッサ間でデータを送受信することによる資源の共有を表現するものである。

【0020】図3はオ散共有、モリの概念を説明する図である。各プロセッサが共有するドレフ空間の一部は共用、モリの部分と見なすことができる。すなわち、共同メモリ406には、Aという情報を持つモード401と、Bという情報を持つモード402と、Cという情報を持つモード403があり、モード407Aはモード401Aに、共有ドレフ空間404A、B、Cにモード405Bからなるモード402Aを接続する。次でモード407Aは空間404Aには、モード401A情報Aが入っている。またモード407B、407Cも同様に、407Bは共有ドレフ空間404Bに入り、403A情報Cが、407Cは共有ドレフ空間404Cに入り、402B情報Bが入っている。つまり、モード407は分散共有によって定期的にモード401、402、403の情報を複数のモード407に転換する。つまり、モード407はモード401、402、403を複数のモード407に分配する。これはMemory-to-Memory転送によって、モード407はモード401、402、403の情報を複数のモード407に分配する。

$$\{0\ 0\ 2\ 1\} \in \mathcal{P}_1(\mathbb{C}_n^4, \mathbb{C}_n^{4 \times 3}) = \{0\ 0\ 2\ 1\} \in \mathcal{P}(1, 8, 1)$$

6

0.6についてより詳細に表した図である。主メモリ102は、共有アドレスエリア404、ヨーカルエリア405から成り、共有アドレスエリア404の一部が通信制御用バッファ112となっている。PLS1106は、ネットワーク伝送路の制御を実行するネットワーク制御部703、プロトコルの処理を実行するプロトコルコア701及び、このプロトコルセッサで実行されるプログラムを格納するプログラムモジュール702から成る。このプログラムモジュールを構成するアドレスバス704、データバス705のうち、アドレスバス704からポートネットワーク108に入るアーチケ線は、制御線111でPLS1106にも伝えられ、データのリードライトが共有アドレスエリア404へのものか、ヨーカルエリア405へのものかをPLS1106で判断する。これによって、主プロセッサ101は通信を意識することなしにリードライトの延長でネットワーク送受信を実行することになる。

【0-2-2】図5、図6は主モリへのシステムバスからデータライセンスード時のPLSIとア701の処理概要である。まず、図5において、主モリ102へのデータが発生すると、PLSIはWRITE信号をキャッシュ(801)、それがロードされア405への書き込みか、あるいは共有、キャッシュア404への書き込みかを判別する(802)。ロードは、ア701の場合にはその後処理が終了する。共有によってア405への書き込み場合は、目次セッサ101がデータをデータライセンスードする。次に例トートセッサ101が既存データを読み出すかカススするタイミングでデータの送信が発生するので、PLSIで送信のためア701にトートセッサ処理を行なった後(803)、データをネットワークに向ける送信する(804)。この後、ア701はセーブ101に向けてデータの完了が報告される。

【0023】次に図6において、主、平10-2-10の
ものが発生する。PLSIはREAD端子を出力する(001)。それがヨーラウトア405のリード
が、あるいは共有端子を出力する(004)。レートが自動
切替る(002)。ヨーラウトアが切替の場合には次の実現
処理が続行される。共有端子が出力するとき、ドリフト場合には、
40 そのドリフトが最新で初期か、あるいは無効かが判定
003)。有効な場合はドリフト実現が終了する。
共有端子が出力しないときが無効な場合に、最新で
004)ある場合は初期とみなす。それによって、必要実現
値(004)、ドリフトの実現値(005)、
005)等が初期化され、共有端子が終了する(006)。
006)その後、主、平10-2-10がリードする。これが前記の、
007)出力端子のうちの一つである。他の出力端子は、
008)PLSI(106)が、各々の出力端子を駆動する。したが
009)て、各々の出力端子は、駆動された後、ドリフト
010)が、無効となるまで、その出力端子を維持する。

$$\partial_t = [(0, 0, \pm 1)] \cdot \partial^*, \quad \partial_x^* = [(-1, 0, 0)] \cdot \partial^*, \quad \partial_y^* = [(-1, 0, 0)] \cdot \partial^*.$$

によるI-Oデータ送信について説明する。まず、図7は、従来の計算機システムの構成例である。図1との対比のために説明すると、通信制御装置201は、主プロセッサ101、主メモリ102、各種I-O103、ROM104が接続されている計算機システムバス105に接続され、この通信制御装置201経由でネットワーク107へデータを送受信する。すなはち、ディスク301に納められているデータを主メモリ107へ送信したい場合、主プロセッサ101は、ディスク301から一旦主メモリ102へデータを読みだして、プロトコル処理を施した後通信制御装置201へ転送して、ネットワーク107へデータを送出する。換言すると二段階にわたるデータ転送を行っている。

【0025】一方図8は、本発明によるデータ送信について説明する図である。

【0026】本発明の方法によれば、主プロセッサ101はディスク301から主メモリ102のバッファへデータを一度読み出されだけで良く、その後はPLS1106がネットワークへデータを直接送信する。通信機能付きシステムの導入により、計算機の主プロセッサ101は、主メモリ102と通信制御装置、モードと同じ感覚で扱うことができるようになる。そのため、従来I-O(301)上のデータをネットワークに転送する際の、I-Oからの主メモリへのデータ一時格納、及び主メモリと通信制御装置の共有、主メモリデータとの、各モード間、計2回かかるものを、本発明では1回にしてみだを省き、I-Oからの主メモリ経由で直接ネットワークのデータを転送することが出来る。成り立つデータからデータを受信した場合にも、直接主メモリを経由してI-Oへ格納することが出来る。

【0027】このように、本実施例によれば、ヘテロジニアス環境での分散共有メモリを実現できることは、ネットワーキング・フェースにおいてデータビーコン化による確実の効果がある。

【0028】第二実施例】図9は、主メモリ102とPLS1106を主として、内蔵した通信機能付き、モード110を表す実例である。主モード内蔵された通信機能付きモード110の機能は、大きくは、通信機能、通信機能、ネットワーク機能等の3つとなる。通信機能としては、共有プロトコル(図4-4)、TCP/IP等が図4-5が示すように基本モード102を構成。通信機能としては、TCP/IP、イーサネット701、IPX等の各種用法が示すようにモード701、IPX等の各種用法を構成する。またモード702がある。

【0029】本実施例は、既存計算機の構成部品を駆使せずに、新規部品を用いて構成する。構成部品は、主プロセッサ、主メモリ、周辺機器等の構成部品である。構成部品は、主プロセッサ、主メモリ、周辺機器等の構成部品である。構成部品は、主プロセッサ、主メモリ、周辺機器等の構成部品である。構成部品は、主プロセッサ、主メモリ、周辺機器等の構成部品である。

【0030】【第3実施例】図10は、通信機能付きモード110のPLS1106を着脱自在とした例である。PLS1106の接続口として、主メモリ102の前段にあらかじめポートコントローラ108を準備しておく、後からPLS1106をネットワーク120に差し込むだけて接続できるような手段を設けておるものである。

【0031】この実施例によれば、ネットワーク環境に容易に対応できる。例えば、ネットワークの種類がIP、モードネットからFDDIに変わったとしても、PLS1部分のみを交換すれば、他の部分の構成はそのまままで、新しいシステムに適応できる。あるいはまた、プロトコルがTCP/IPからOSI参照モデルに変わった場合も、PLS1106のみ交換すれば足りる。

【0032】【第4実施例】図11は、LAN-WAN-LAN接続されたイーターオーバーネット環境における本発明の実施例を示す図である。通信機能付きモード110Aを使ってLAN1301に接続されたエンクロージャ100Aは、WAN1302経由で通信機能付きモード110Bを使ってLAN1303に接続されたエンクロージャ100Bと情報をやり取りをする。従来、モード転写、Membraneにおいては図12、図13のライヤ1あるいは2相当の処理しか行っておらず、小規模なLAN環境での分散共有、モードを実現しているが、本発明のプロトコルLSIは、ライヤを構築しているので、図11のイーターオーバーネット(LAN-WAN-LAN)環境等、大手口に接続された環境での分散共有、モード実現が可能となる。

【0033】図12は、国際標準であるOSI参照モデルに基づくプロトコルレイヤを示す図である。下位から順に記す。オクタレイヤ、データリンクレイヤ、ネットワークレイヤ、トランザポートレイヤ、セッションレイヤ、プレゼンテーションレイヤ、ア�크ケーションレイヤの7層構造である。本実施例では、このうちオクタレイヤから上位レイヤポートの実装(レイヤ1、レイヤ2)をPLS1で、セッションレイヤ以下をモード110で実装して実現する。

【0034】図13は、業界標準であるTCP/IPの構成をオクタレイヤ構造表示した例である。下位から順に記す。オクタレイヤ、データリンクレイヤ、ネットワークレイヤ、セッションレイヤ、トランザポートレイヤ、プレゼンテーションレイヤ、ア�크ケーションレイヤの7層構造である。本実施例では、このうちオクタレイヤから上位レイヤポートの実装(レイヤ1、レイヤ2)をPLS1で、セッションレイヤ以下をモード110で実装して実現する。

【0035】以上が本発明の主な特徴である。

末に適用した例である。携帯端末 1601 は、持ち運びが出来るように、主メモリ 1002 と組み合わせる PLS 11602 を無線アンテナ 1007 に接続して無線対応としたものである。すなわち、図 6 のネットワーク制御 703 を例えれば無線 LAN 用 MAC 制御としたものであ
る。

【0036】図1-5は、本発明を電子手帳に適用した例である。通信機能付き、モリ110をICカード化するなどヨンハクトになれば、電子手帳1701とパソコン、WS1702とを無線ネットワーク1703で結ぶシステムを構成できる。本実施例によれば、情報機器のヨンハクト化にあわせた無線ネットワーキングシステムの構造が容易になる。


[0 0 3 7]

【発明の効果】 本発明による通信機能付きメモリシステムは、以下に記載されるような効果を奏する。通信機能付きメモリシステムの導入により、計算機の主プロセッサは、主メモリを通信制御装置によるモードと同じ感覚で扱うことが出来るようになるため、I/O上のデータをネットワークに送出又は受信するネットワーク送受信を効率良く行なうことができる。すなわち、I/O上のデータをネットワークに送出する際のI/Oから主メモリシステム空間へデータ一時存放、および主メモリから通信制御装置、メモリへデータ一時存放、を2回のデータコピーする代り、主メモリと通信制御装置へデータコピーを省くことが出来る。逆にネットワークからデータを受信した場合にも直接主メモリにデータが格納される。

【0038】また、メモ転写に比べて、共有エンドツルニアリゲーターが書き変わった場合につみ消しが発生するので、伝送路の負荷を低減することが出来ると共に、共有メモ「エリアを云々」である。さらに、リードマネジメントが固定化されている共有エリアを自由にリードマネジメント


[1]

1




[2]

2




【図3】

図3




【図4】

図4




【図12】

図12




【図5】

図5




【図6】

図6




【図13】

図13




【図7】

図7




【図8】

図8




【図9】

図9




【図10】

図10




【図11】

図11




【図14】

図14



【図15】

図15



フロントページの続き

(72)発明者 高田 治

神奈川県川崎市麻生区玉禅寺1099番地株式
会社日立製作所システム開発研究部内